

프로젝트 계획서	
팀 명	보-안
팀 원	이양배(팀장)
팀장 연락처	이양배. HP: 010-4184-4734 E: dldidqo2002@naver.com
프로젝트 제목	Zynq SoC 기반 Linux-FPGA AES-XTS 보안 저장장치 데이터패스 프로토타입

□ 배경 및 목적

- SSD와 같은 저장장치에서는 대용량 데이터를 지속적으로 암호·복호화해야 하며, CPU 기반 Software 암호화만으로 처리할 경우 CPU 연산 자원을 사용하게 된다. 실제 Storage Controller 및 SoC에서는 이러한 암호 연산을 전용 Hardware IP로 처리하는 Hardware Offload 구조를 사용할 수 있다.
- 목적 : Zynq SoC 기반 FPGA 보드를 실제 SSD Controller ASIC 개발 전 단계의 Prototype Platform으로 활용한다. Linux와 FPGA Hardware Accelerator를 연계하여 LBA 기반 AES-XTS 암호·복호화를 수행하고, 암호화된 데이터를 실제 저장매체에 저장한 뒤 다시 읽어 복호화하는 Secure Storage Datapath를 구현하고 검증한다.

□ 목표 및 범위

● 개발 목표:

1. Zybo Z7-20 FPGA에서 LBA 기반 AES-XTS Encrypt/Decrypt Hardware Accelerator 구현
2. OpenSSL AES-XTS Golden Model과 FPGA 결과의 bit-exact 검증
3. AXI DMA를 이용한 PS DDR ↔ FPGA 고속 데이터 전송 구현
4. Linux Device Driver를 이용한 FPGA MMIO, DMA, Interrupt 제어
5. FPGA 암호화 데이터의 실제 저장매체 Write/Read 및 복호화 검증
6. CPU Software AES-XTS와 FPGA Hardware AES-XTS의 성능 비교

□ 주요 기술 및 도구

- 사용 언어 : C, Verilog HDL
- 개발 환경 : Zybo Z7-20 / Zynq-7020, Embedded Linux, Vivado
- 주요 기술 : AES-XTS, LBA 기반 Tweak Generation, AXI4-Stream, AXI4-Lite, AXI DMA, MMIO, Interrupt, Linux Device Driver, OpenSSL

□ 주요 기능 및 예상 결과물

● AES-XTS Hardware Accelerator 구현

1. AES-XTS Encrypt/Decrypt FPGA Hardware IP 구현
2. LBA 기반 Tweak Generation 구현
3. 동일 Plaintext라도 서로 다른 LBA에서 서로 다른 Ciphertext가 생성되는 XTS 동작 검증
4. OpenSSL Golden Model과 FPGA 출력의 bit-exact 비교

● Linux-FPGA 데이터 전송 및 제어

1. PS DDR ↔ FPGA 간 AXI DMA 기반 데이터 전송
2. Linux Device Driver에서 FPGA Control Register 제어
3. DMA Buffer 관리 및 Interrupt 기반 완료 처리
4. Linux Application을 통한 FPGA 암호·복호화 요청 및 결과 확인

● Secure Storage Datapath 구현

1. Plaintext를 FPGA AES-XTS에서 암호화
2. 생성된 Ciphertext를 Linux Storage I/O를 통해 USB 또는 microSD에 저장
3. 저장된 Ciphertext를 다시 읽어 FPGA AES-XTS에서 복호화
4. 복호화된 데이터와 원본 Plaintext 비교

□ 팀 구성 및 역할

성명	역할
이양배	시스템 Architecture 및 Linux-FPGA 통합: 전체 PS/PL 구조 설계, Linux Device Driver, MMIO, DMA, Interrupt, 시스템 통합 및 검증
	FPGA AES-XTS Hardware IP: AES-XTS RTL, LBA 기반 Tweak Generator, AXI4-Stream interface, FPGA simulation 및 OpenSSL 결과 비교
	Storage / Test / Performance: Linux Application, Storage Write/Read 연동, Test Vector 구성, CPU vs FPGA 성능 평가 및 시연 환경 구성

□ 프로젝트 일정

항목							
AES/AES-XTS Golden Model 및 Test Vector 구성							
AES-XTS RTL 및 Tweak Generator 구현							
AXI4-Stream Interface 및 AXI DMA 연동							
Zynq PS/PL Hardware System 구성							
Linux Device Driver MMIO/DMA/IRQ 구현							
Linux Application 및 FPGA 기능 검증							
Linux Storage Write/Read 연동							
OpenSSL bit-exact 및 LBA 검증							
CPU vs FPGA 성능 측정							
통합 시험 및 오류 개선							
최종 시연 및 결과보고서 작성							

□ 기대효과

1. FPGA 기반 Hardware Accelerator 설계 역량 습득

- AES-XTS 암호·복호화 알고리즘을 FPGA Hardware IP로 구현하고 LBA 기반 Tweak Generation 및 AXI4-Stream Datapath를 구성함으로써 저장장치용 Hardware Accelerator의 구조를 이해하고 구현하는 역량을 습득할 수 있다.

2. Linux-FPGA HW/SW Co-design 기술 검증

- Linux Device Driver에서 MMIO, AXI DMA 및 Interrupt를 이용하여 FPGA Hardware IP를 직접 제어함으로써 Embedded Linux와 FPGA가 결합된 SoC System을 구현한다. 이를 통해 Device Driver, DMA, AXI, FPGA Custom IP 및 PS/PL Integration으로 이어지는 시스템반도체 SW 개발 과정을 검증할 수 있다.

3. 실제 Secure Storage Datapath Prototype 구현

- FPGA에서 AES-XTS로 데이터를 암호화하고 실제 저장매체에 Ciphertext를 기록한 뒤 다시 읽어 복호화함으로써 단순 암호 알고리즘 구현을 넘어 Encrypt-Store-Read-Decrypt 전체 Storage Data Path를 구현한다.

4. 확장 가능성 : SSD Controller/SoC Architecture로의 확장 가능성

- 향후 NAND Controller, Key Management, Cryptographic Erase 및 Linux Block Layer와 연계하면 실제 SSD Controller 또는 SoC의 Inline Encryption Architecture에 가까운 구조로 확장할 수 있다.